2從Core 2到Core i7的變化
從Core 2到Core i7
Core i7采用的是全新Nehalem架構(gòu)，雖然是新架構(gòu)，但Nehalem還建立在Core微架構(gòu)（Core Microarchitecture）的基礎(chǔ)上，通過(guò)大幅增強(qiáng)改進(jìn)而來(lái)的，外加增添了SMT、3層Cache、TLB和分支預(yù)測(cè)的等級(jí)化、IMC、QPI和支持DDR3等技術(shù)。比起從Pentium 4的NetBurst架構(gòu)到Core 微架構(gòu)的較大變化來(lái)說(shuō)，從Core 微架到Nehalem架構(gòu)的基本核心部分的變化則要小一些，因?yàn)镹ehalem還是4指令寬度的解碼/重命名/撤銷(xiāo)。
Nehalem的核心部分比Core微架構(gòu)改進(jìn)了以下部分：
Cache設(shè)計(jì)：采用三級(jí)全內(nèi)含式Cache設(shè)計(jì)，L1的設(shè)計(jì)與Core微架構(gòu)一樣；L2采用超低延遲的設(shè)計(jì)，每個(gè)核心各擁有256KB的L2 Cache；L3則是采用共享式設(shè)計(jì)，被片上所有核心共享使用。
集成了內(nèi)存控制器(IMC)：內(nèi)存控制器從北橋芯片組上轉(zhuǎn)移到CPU片上，支持三通道DDR3內(nèi)存，內(nèi)存讀取延遲大幅減少，內(nèi)存帶寬則大幅提升，最多可達(dá)三倍。
快速通道互聯(lián)（QPI）：取代前端總線(FSB)的一種點(diǎn)到點(diǎn)連接技術(shù)，20位寬的QPI連接其帶寬可達(dá)驚人的每秒25.6GB，遠(yuǎn)超過(guò)原來(lái)的FSB。QPI最初能夠發(fā)放異彩的是支持多個(gè)處理器的服務(wù)器平臺(tái)，QPI可以用于多處理器之間的互聯(lián)。
Nehalem的核心部分比Core微架構(gòu)新增加的功能主要有以下幾方面：
New SSE4.2 Instructions （新增加SSE4.2指令）
Turbo Mode （內(nèi)核加速模式）
Improved Lock Support （改進(jìn)的鎖定支持）
Additional Caching Hierarchy （新的緩存層次體系）
Deeper Buffers （更深的緩沖）
Improved Loop Streaming （改進(jìn)的循環(huán)流）
Simultaneous Multi-Threading （同步多線程）
Faster Virtualization （更快的虛擬化）
Better Branch Prediction （更好的分支預(yù)測(cè)）
