| |
去年炒得沸沸揚揚的PAT技術(shù)實際上就是種內(nèi)存加速技術(shù)，Intel通過在北橋芯片中設(shè)置“Bypass Patch”(旁路)讓處理器對內(nèi)存的數(shù)據(jù)訪問請求少一個時鐘周期，另外又通過構(gòu)建“Optimized Patch"(優(yōu)化路徑)讓內(nèi)存控制器對內(nèi)存芯片的顆粒和BamK選擇時間上減少一個周期。這樣一來二去，CPU在內(nèi)存數(shù)據(jù)讀取上減少了兩個時鐘周期，就達到了提高PC性能的目的。
PAT技術(shù)的實現(xiàn)對內(nèi)存的品質(zhì)有一定的要求，而許多主板廠商通過觸類旁通的自行設(shè)計，在I865平臺上同樣也實現(xiàn)了原本專屬I875P的PAT功能——只是更換了稱法而已。
不管怎么說，優(yōu)化內(nèi)存的延遲參數(shù)對PC性能的提高有很大幫助是顯而易見的，所以，我們不妨對這方面的知識了解得更深入一些。
一、了解內(nèi)存延遲參數(shù)
Intel平臺和AMD平臺的內(nèi)存延遲參數(shù)其實都差不多，其中最常見的幾項為CAS(CL)、tRCD、tRP 、tRAS，如圖1。這其中大多數(shù)是沿用JEDEC的內(nèi)存標準而來，但tRAS這個參數(shù)卻頗有爭議，JEDEC的DDR內(nèi)存相關(guān)標準中并沒有把它列為必須的性能參數(shù)，甚至有觀點認為這一參數(shù)純粹是某些主板廠商炒作出來的。
以上參數(shù)往往在主板的BIOS中可以調(diào)整，一般來說設(shè)置值都是越小越好，但對內(nèi)存顆粒的品質(zhì)也相對越來越高。由于不明就里，許多用戶都不敢貿(mào)然進行調(diào)整；為釋疑解惑，下面我們就對各項參數(shù)逐一加以解釋。
![請?zhí)砑用枋?src="/Files/BeyondPic/2008-6/23/1088656735110.jpg"]()
1.CAS(CL)：
內(nèi)存讀寫操作前列地址控制器的潛伏時間。這個參數(shù)很重要，內(nèi)存條上一般都有這個參數(shù)標記。在BIOS設(shè)置中DDR內(nèi)存的CAS參數(shù)選項通常有“1.5”、“2”、“2.5”、“3”幾種選擇，SDRAM則只有“2”、“3”兩個選項。較低的CAS周期能減少內(nèi)存的潛伏周期以提高內(nèi)存的工作效率。因此只要能夠穩(wěn)定運行操作系統(tǒng)，我們應(yīng)當盡量把CAS參數(shù)調(diào)低。
2.tRCD(RAS To CAS Delay)：
內(nèi)存行地址控制器到列地址控制器的延遲時間，參數(shù)選項有2和3這兩個選擇，同樣是越小越好。
3.tRP(RAS Precharge Time)：
內(nèi)存行地址控制器預充電時間，參數(shù)選項有2和3這兩個選擇，預充電參數(shù)越小則內(nèi)存讀寫速度就越快。
4.tRAS(RAS Active Time)：
內(nèi)存行有效至預充電的最短周期，一般我們可選的參數(shù)選項有5，6或者7這3個，但是在一些nForce 2 主板上的選擇范圍卻很大，最高可到 15，最低達到 1。調(diào)整這個參數(shù)需要結(jié)合具體情況而定，一般我們最好設(shè)在5－11之間。
二、了解內(nèi)存交錯技術(shù)
內(nèi)存交錯技術(shù)(Bank Interleave)也是用來提高內(nèi)存性能的一種技術(shù)，它使內(nèi)存各個面的刷新時鐘信號與讀寫時鐘信號能夠交錯出現(xiàn)，實現(xiàn)CPU在刷新一個內(nèi)存面的同時對另一個內(nèi)存面進行讀寫，這樣就不必花費專門的時間來對各個內(nèi)存面進行刷新。在CPU即將訪問的一串內(nèi)存地址分別位于不同內(nèi)存面的情況下，內(nèi)存面交錯使CPU能夠?qū)崿F(xiàn)在向后一個內(nèi)存面發(fā)送地址的同時從前一個內(nèi)存面接收數(shù)據(jù)，從而產(chǎn)生一種流水線操作的效果，更大限度地發(fā)揮內(nèi)存的理論帶寬。因此，有人甚至認為啟用內(nèi)存交錯對于系統(tǒng)性能的提高比將內(nèi)存CAS延遲時間從3改成2還要大。
實際Intel和VIA都支持內(nèi)存交錯技術(shù)，主要模式有2路交錯(2-Bank )和4路交錯(4-Bank)兩種；不過出于對系統(tǒng)的穩(wěn)定性考慮，很多支持該技術(shù)的主板在默認情況下都關(guān)閉了內(nèi)存交錯技術(shù)，或最多開啟2路內(nèi)存交錯模式——雖然4路交錯可以帶來更大的性能提升。下表即為國外一位網(wǎng)友在EP-MVP3G2（VIA MVP3平臺）主板上使用K6-2 500MHz所作的測試結(jié)果對比：
![請?zhí)砑用枋?src="/Files/BeyondPic/2008-6/23/1088656813981.gif"]()
通過升級BIOS，VIA 694X以上芯片組都有機會開啟內(nèi)存交錯設(shè)置項；即便BIOS不支持，也可以通過WPCREdit等專用軟件來修改北橋芯片的寄存器，從而打開內(nèi)存交錯模式。直接支持內(nèi)存交錯設(shè)置的主板以KT400/400A、P4X400居多。以威盛的P4PB 400主板為例，進入BIOS后在“Frequency/Voltage Control”中找到“Bank Interleave”一項，就有“Disable”、“2 Bank”、“4 Bank”等三種模式可選。
三、掌握內(nèi)存異步調(diào)節(jié)
在內(nèi)存同步工作模式下，內(nèi)存的運行速度與CPU外頻相同。內(nèi)存異步則是指兩者的工作頻率可存在一定差異。該技術(shù)可令內(nèi)存工作在高出或低于系統(tǒng)總線速度33MHz的情況下(也有采用3:4、4:5的倍頻模式的)。
有了這一招我們不僅可以讓“老”內(nèi)存發(fā)揮余熱，更重要的是可以充分挖掘內(nèi)存的潛力及獲得更寬泛的超頻空間。Intel的810～875系列芯片組和威盛的693以后的產(chǎn)品，都支持內(nèi)存異步。 |
| 【收藏】【打印】【進入論壇】 |
|
|
|
|
| |
|
|
|
