內(nèi)存在電腦中的重要性和地位僅次于CPU，其品質(zhì)的優(yōu)劣對電腦性能有至關(guān)重要的影響。為充分發(fā)揮內(nèi)存的潛能，必須在BIOS設(shè)置中對與內(nèi)存有關(guān)的參數(shù)進(jìn)行調(diào)整。下面針對稍老一點(diǎn)的支持Intel PentiumⅢ、CeleronⅡ處理器的Intel 815E/815EP芯片組主板、VIA(威盛)694X芯片組主板和支持AMD Thunder bird(雷鳥)、Duron(鉆龍)處理器的VIA KT133/133A芯片組主板，介紹如何在最常見的Award BIOS 6．0中優(yōu)化內(nèi)存設(shè)置。對于使用較早芯片組的主板和低版本的Award BIOS，其內(nèi)存設(shè)置項(xiàng)相對要少一些，但本文所介紹的設(shè)置方法同樣是適用的。
Intel 815E/815EP芯片組主板
在這類主板BIOS的Advanced Chipset Features(高級芯片組特性)設(shè)置頁面中一般包含以下內(nèi)存設(shè)置項(xiàng)：
Set SDRAM Timing By SPD(根據(jù)SPD確定內(nèi)存時序)
可選項(xiàng)：Disabled，Enabled。
SPD(Serial Presence Detect )是內(nèi)存條上一個很小的芯片，它存儲了內(nèi)存條的工作參數(shù)信息。如果使用優(yōu)質(zhì)的品牌內(nèi)存，則可以將DRAM Timing By SPD設(shè)置成Enabled，此時，就無需對下面介紹的BIOS內(nèi)存參數(shù)進(jìn)行設(shè)置了，系統(tǒng)會自動根據(jù)SPD中的數(shù)據(jù)確定內(nèi)存的運(yùn)行參數(shù)。有些兼容內(nèi)存的SPD是空的或者感覺某些品牌內(nèi)存的SPD參數(shù)比較保守，想充分挖掘其潛能，則可以將該參數(shù)設(shè)置成Disabled，這時，就可以對以下的內(nèi)存參數(shù)進(jìn)行調(diào)整了。
SDRAM CAS Latency Time(內(nèi)存CAS延遲時間)
可選項(xiàng)：2，3。
內(nèi)存CAS(Column Address Strobe，列地址選通脈沖)延遲時間控制SDRAM內(nèi)存接收到一條數(shù)據(jù)讀取指令后要等待多少個時鐘周期才實(shí)際執(zhí)行該指令。同時該參數(shù)也決定了在一次內(nèi)存突發(fā)傳送過程中完成第一部分傳送所需要的時鐘周期數(shù)。這個參數(shù)越小，則內(nèi)存的速度越快。在133MHz頻率下，品質(zhì)一般的兼容內(nèi)存大多只能在CAS=3下運(yùn)行，在CAS=2下運(yùn)行會使系統(tǒng)不穩(wěn)定、丟失數(shù)據(jù)甚至無法啟動。CAS延遲時間是一個非常重要的內(nèi)存參數(shù)，對電腦性能的影響比較大，Intel與VIA就PC133內(nèi)存規(guī)范的分歧也與此參數(shù)有關(guān)，Intel認(rèn)為PC133內(nèi)存應(yīng)能穩(wěn)定運(yùn)行于133MHz頻率、CAS=2下，而VIA認(rèn)為PC133內(nèi)存能穩(wěn)定運(yùn)行于133MHz頻率即可，并未特別指定CAS值，因此Intel的規(guī)范更加嚴(yán)格，一般只有品牌內(nèi)存才能夠滿足此規(guī)范，所以大家感覺Intel的主板比較挑內(nèi)存。
SDRAM Cycle Time Tras/Trc(內(nèi)存Tras/Trc時鐘周期)
可選項(xiàng)：5/7，7/9。
精彩推薦
該參數(shù)用于確定SDRAM內(nèi)存行激活時間和行周期時間的時鐘周期數(shù)。Tras代表SDRAM行激活時間(Row Active Time)，它是為進(jìn)行數(shù)據(jù)傳輸而開啟行單元所需要的時鐘周期數(shù)。Trc代表SDRAM行周期時間(Row Cycle Time)，它是包括行單元開啟和行單元刷新在內(nèi)的整個過程所需要的時鐘周期數(shù)。出于最佳性能考慮可將該參數(shù)設(shè)為5/7，這時內(nèi)存的速度較快，但有可能出現(xiàn)因行單元開啟時間不足而影響數(shù)據(jù)傳輸?shù)那闆r，在SDRAM內(nèi)存的工作頻率高于100MHz時尤其是這樣，即使是品牌內(nèi)存大多也承受不了如此苛刻的設(shè)置。
SDRAM RAS-TO-CAS Delay(內(nèi)存行地址傳輸?shù)搅械刂返难舆t時間)
可選項(xiàng)：2，3。
該參數(shù)可以控制SDRAM行地址選通脈沖(RAS，Row Address Strobe)信號與列地址選通脈沖信號之間的延遲。對SDRAM進(jìn)行讀、寫或刷新操作時，需要在這兩種脈沖信號之間插入延遲時鐘周期。出于最佳性能考慮可將該參數(shù)設(shè)為2，如果系統(tǒng)無法穩(wěn)定運(yùn)行則可將該參數(shù)設(shè)為3。
SDRAM RAS Precharge Time(內(nèi)存行地址選通脈沖預(yù)充電時間)
可選項(xiàng)：2，3。
該參數(shù)可以控制在進(jìn)行SDRAM刷新操作之前行地址選通脈沖預(yù)充電所需要的時鐘周期數(shù)。將預(yù)充電時間設(shè)為2可以提高SDRAM的性能，但是如果2個時鐘周期的預(yù)充電時間不足，則SDRAM會因無法正常完成刷新操作而不能保持?jǐn)?shù)據(jù)。
本新聞共
3頁,當(dāng)前在第
1頁
1 2 3 
