Z博士：一般來(lái)說(shuō)，體現(xiàn)內(nèi)存延遲的就是我們通常說(shuō)的時(shí)序，如DDR2-800內(nèi)存的標(biāo)準(zhǔn)時(shí)序：5-5-5-18，但DDR3-800內(nèi)存的標(biāo)準(zhǔn)時(shí)序則達(dá)到了6-6-6-15、DDR3-1066為7-7-7-20、而DDR3-1333更是達(dá)到了9-9-9-25！
土老冒：俺想知道博士所說(shuō)的5-5-5-18、6-6-6-15等數(shù)字每一個(gè)都代表什么。
Z博士：這4個(gè)數(shù)字的含義依次為：CAS Latency（簡(jiǎn)稱CL值）內(nèi)存CAS延遲時(shí)間，這也是內(nèi)存最重要的參數(shù)之一，一般來(lái)說(shuō)內(nèi)存廠商都會(huì)將CL值印在產(chǎn)品標(biāo)簽上。
第二個(gè)數(shù)字是RAS－to－CAS Delay（tRCD），代表內(nèi)存行地址傳輸?shù)搅械刂返难舆t時(shí)間。第三個(gè)則是Row－precharge Delay（tRP），代表內(nèi)存行地址選通脈沖預(yù)充電時(shí)間。第四個(gè)數(shù)字則是Row－active Delay（tRAS），代表內(nèi)存行地址選通延遲。
除了這四個(gè)以外，在AMD K8處理器平臺(tái)和部分非Intel設(shè)計(jì)的對(duì)應(yīng)Intel芯片組上，如NVIDIA nForce 680i SLI芯片組上，還支持內(nèi)存的CMD 1T/2T Timing調(diào)節(jié)，CMD調(diào)節(jié)對(duì)內(nèi)存的性能影響也很大，其重要性可以和CL相比。
其實(shí)這些參數(shù)，你記得太清楚也沒(méi)有太大用處，你就只需要了解，這幾個(gè)參數(shù)越低，從你點(diǎn)菜到上菜的時(shí)間就越快。
土老冒：好吧好吧，俺自己也聽得一頭霧水，只需要記得它越低越好就行了。那么俺想問(wèn)，為什么DDR3內(nèi)存延遲提高了那么多，Intel和眾多的內(nèi)存模組廠商還要大力推廣呢？
Z博士：其實(shí)DDR3內(nèi)存的延遲也不僅僅是這么簡(jiǎn)單。DDR3內(nèi)存的頻率和帶寬相比DDR2有了成倍的提升，為了保證高頻率下數(shù)據(jù)傳遞的精確性，DDR3內(nèi)存的總體延遲相比DDR2有所提高。這種情況在DDR2替代DDR時(shí)也發(fā)生過(guò)。
之前三星的半導(dǎo)體記憶體產(chǎn)品專家曾指出，片面地認(rèn)為CL數(shù)值大就認(rèn)為DDR3延遲表現(xiàn)不及DDR2，是完全錯(cuò)誤無(wú)知的觀念。這位專家指出，事實(shí)上，JEDEC定下的DDR2-533的CL 4-4-4、DDR2-667的CL 5-5-5，其記憶體延遲均為15ns。
三星專表示，要計(jì)算整個(gè)內(nèi)存的延遲值，還需要把內(nèi)存顆粒運(yùn)行頻率計(jì)算在內(nèi)。如果DDR3-1066、DDR3-1333及DDR3-1600的CL值分別為7-7-7、8-8-8及9-9-9，把內(nèi)存顆粒運(yùn)行頻率計(jì)算在內(nèi)，其延遲值應(yīng)為13.125ns（7*1000/533.33）、12.0ns及11.25ns，相比DDR2改善約25%，因此把CAS數(shù)值當(dāng)成內(nèi)存的延遲值是不正確的。
由此看來(lái)，CL和延遲值是兩個(gè)完全不同的概念，CL是指時(shí)鐘周期，如CL=5，表示CL值為5個(gè)周期，而真正意義上的延遲值，是指延遲的絕對(duì)時(shí)間，單位是ns，頻率越高，自然一個(gè)周期所用的絕對(duì)時(shí)間也越短。很多人以為DDR3內(nèi)存的延遲大大的增加了，但實(shí)際上DDR3內(nèi)存的絕對(duì)延遲值相比DDR2卻降低了。
土老冒：原來(lái)是這么個(gè)情況，如此說(shuō)來(lái)DDR3的CL值增加了，但真正意義上的延遲卻降低了。
Z博士：而且你也不必?fù)?dān)心，盡管JEDEC將DDR3內(nèi)存的時(shí)序設(shè)定得很保守，但實(shí)力雄厚的內(nèi)存模組廠商肯定會(huì)推出低延遲的DDR3內(nèi)存，就如同在DDR2時(shí)代，盡管DDR2-800內(nèi)存的JEDEC規(guī)定時(shí)序?yàn)?-5-5-18，但卻有DDR2-800 3-3-3時(shí)序的內(nèi)存誕生，盡管它們的價(jià)格不菲。
土老冒：聽了博士的解釋，俺對(duì)DDR3內(nèi)存的延遲、時(shí)序有了更深一步的了解了。俺想知道，DDR3內(nèi)存帶來(lái)了頻率、帶寬的大幅度提升，它是通過(guò)什么方式實(shí)現(xiàn)的呢？
Z博士：其實(shí)DDR2升級(jí)到DDR3，還是采用了老套路。從DDR到DDR2，采用了4Bit數(shù)據(jù)預(yù)取架構(gòu)來(lái)實(shí)現(xiàn)，從DDR2到DDR3，則是采用了8Bit數(shù)據(jù)預(yù)取架構(gòu)。實(shí)際上DDR3-800內(nèi)存的存儲(chǔ)單元頻率于DDR2-400一樣，僅有100MHz，但由于DDR2采用4Bit預(yù)取技術(shù)、DDR3采用了8Bit預(yù)取技術(shù)，它們的頻率可以分別達(dá)到400MHz和800MHz。
土老冒：聽到這里俺又昏了，什么是數(shù)據(jù)預(yù)取技術(shù)？
Z博士：數(shù)據(jù)預(yù)取技術(shù)，即Prefetch，它并不是新技術(shù)，早在DDR時(shí)代就開始應(yīng)用。它是在一個(gè)時(shí)鐘周期內(nèi)，其上行和下行都能夠傳輸數(shù)據(jù)，因此其傳輸速率比當(dāng)時(shí)只能通過(guò)下行傳輸數(shù)據(jù)的SDRAM提高了一倍。它上行傳輸一位數(shù)據(jù)，下行傳輸一位數(shù)據(jù)，在一個(gè)時(shí)鐘周期內(nèi)一共傳輸兩位即2Bit數(shù)據(jù)給北橋，這2Bit數(shù)據(jù)首先從存儲(chǔ)單元取出來(lái)，然后在輸入/輸出時(shí)鐘上行核下行傳輸出去，這就是2Bit數(shù)據(jù)預(yù)取技術(shù)。
舉個(gè)不太恰當(dāng)?shù)睦�，�?shù)據(jù)預(yù)取技術(shù)可以理解成目前流行的BT下載。以前我們下載東西都是客戶端從服務(wù)器端下載，而BT下載則是互相的，你在下載數(shù)據(jù)的同時(shí)也上傳了數(shù)據(jù)。
土老冒：原來(lái)如此，俺基本上懂點(diǎn)了，博士再詳細(xì)解釋一下DDR3內(nèi)存的數(shù)據(jù)預(yù)取技術(shù)吧。
DDR3內(nèi)存采用8Bit數(shù)據(jù)預(yù)取技術(shù)提升頻率
本新聞共
5頁(yè),當(dāng)前在第
2頁(yè)
1 2 3 4 5 
